Transceiver芯片相关知识分享(三)
《Transceiver芯片调试与JESD204B/C链路问题解析》摘要： 本文系统分析了Transceiver芯片调试中的关键技术问题。针对JESD204B/C链路建链失败，总结了五大常见原因：时钟质量、同步信号对齐、PCB设计缺陷、差分信号反接及协议错误。重点探讨了功放保护（PAP）机制设置不当导致的EVM恶化问题，以及AGC功能中的"乒乓效应"预防措施。同时详细介绍了集成
点击阅读原文，获取更多优质内容，请关注公众号--通信射频老兵：
1、在Transceiver芯片调试时，JESD204B/C链路建链失败常见的原因主要有以下几点：
（1）、参考时钟（REFCLK）不稳定或质量差，REFCLK抖动过大、频率偏移或噪声干扰导致收发器内部PLL无法锁定，可以通过读取transceiver相关寄存器来判断，进而通过相噪仪或者频谱仪（包含相噪测试选件）去测量参考时钟的质量，类似下图所示（下图仅仅是示意图，不是真实参考时钟测试图）。
相噪仪测试图
频谱仪（包含相噪测试选件）测试图
查看测试结果是否满足transceiver器件手册的要求，如下图所示。
（2）、SYSREF未与核心时钟（Core CLK）严格同步，或在Subclass 1模式下未在LMFC（本地多帧时钟）边界对齐，下图是SYSREF和LMFC同步示意图。
（3）、PCB走线阻抗不连续、多通道布线长度差异过大、电源噪声（高速转换器或FPGA的电源纹波过大，即超出数据手册限值）或串扰导致信号失真，8B/10B编码错误（如视差错误、无效字符），触发SYNC重同步，可以通过通过Transceiver的眼图扫描寄存器（如AFE7769的Eye Readout命令）量化眼高/眼宽。
（4）、transceiver的SYNC+和SYNC-信号（差分传输形式）与FPGA/AISC相连时，两个芯片引脚对应关系弄反了，若芯片支持软件配置差分极性，通过修改寄存器使接收端内部翻转SYNC信号极性，观察链路是否成功建立。若建链成功，可确认硬件反接问题。在PCB设计时，对JESD204B/C的差分信号（包括SYNC、时钟、数据）添加明确的极性标识（如“+”“-”符号），并与芯片封装图严格对齐。
SYNC信号还需要区分IN和OUT，并且每个收发通道都有各自的SYNC信号（既可以是差分形式，也可以是单端形式，下图是ABCD四个通道的SYNC信号，是单端形式），也就是说对于下行来讲的话FPGA/ASIC的serdes的发送端发送K28.5码给transceiver的serdes接收端，如果其连续接收到4个K28.5码无误的话，transceiver的SYNCOUT信号会输出给FPGA一个高电平，表示serdes SYNC成功了。
对于上行来讲的话transceiver的serdes发射端会发送K28.5码给FPGA/ASIC serdes接收端，如果其连续接收到4个K28.5码无误的话的话，transceiver的SYNCIN信号会收到给FPGA/ASIC输出的一个高电平，表示serdes SYNC成功了。
（5）JESD相关的错误发生，如下表所示：
上表中的错误发生后，可以通过transceiver自身的GPIO管脚上报FPGA/ASIC具体错误的类型，让后通过读取FPGA/ASIC的寄存器来判断具体错误类型。
2、在Transceiver芯片调试时，一定要确保JESD204B/C链路建链成功，建链成功与否可以通过读取transceiver相关寄存器来判断，不然JESD204B/C链路建链失败有可能使得transceiver数字域产生一个宽带的信号，如下图所示。
这个宽带信号输出会导致后级的功放烧毁，如下图所示。
当然transceiver在运行过程中也可能出现JESD204B/C链路不稳定的问题，这个时候transceiver自带的PAP功能能够识别到，会采取降低数字域功率来降低这个宽带信号的功率，防止其烧毁后级功放。
3、transceiver的PAP（功放保护模块）检测位置一般位于DPD输出端，由于PAP峰值门限设置的过低，会导致经常触发PAP，这会导致LTE EVM恶化（超过PAP峰值门限的信号功率会被截掉，导致信号失真），一般多设置为数字域平均功率+峰均比+2db余量（门限过低又起不到保护功放的目的），例如-15dbfs+7.5db+2db=-5.5dbfs。
PAP峰值触发门限设置过低，导致EVM恶化
提高PAP峰值触发门限后EVM恢复正常
4、Transceiver的自动增益控制（AGC）功能里面的功率触发，一般分为峰值功率触发和均值功率触发，对于调制信号的应用场景，我们通常使用峰值触发，并且峰值触发门限和释放门限要设置恰当，并且要考虑AGC衰减档位，不然的话，就会产生乒乓效应。
乒乓效应指的是当信号的触发门限与释放门限设置过近时，系统会因输入信号的小幅波动而在两种状态间频繁切换，形成类似“乒乓球来回弹跳”的震荡现象。
这里举个例子说明，例如AGC触发峰值门限设置为-1dbfs，释放峰值门限设置为-11dbfs，因为-5dbfs（相当于-1dbfs回退4db，这4db的余量就能够避免乒乓效应）减去6db（对应AGC第一档衰减，因为此时已经触发了一档AGC）等于-11dbfs，其中6db是每一级衰减档位。
5、对于内部集成DPD模块的transceiver来说，DPD模块内部的算法尤为重要，通常其算法分为两部分，一部分是传统DPD算法，主要针对传统的LDMOS和GaAs等工艺的功率放大器，一部分是针对现在主流的GaN工艺的放大器，因为GaN的电荷捕获（trapping）效应会导致长达数毫秒的记忆效应，传统基于短期记忆（如10-20个符号周期）的GMP模型难以完全补偿，需引入电荷捕获校正（CTC）等新技术。
例如，在5G信号中，GaN的记忆深度可能需要扩展至50个符号周期以上，而LDMOS通常只需10-20个周期。所以需实时动态调整，算法复杂度高。
总结起来说就是GaN功放的DPD算法需应对强非线性、长期记忆效应、快速动态变化等挑战，要求高阶模型、实时自适应和高计算资源；而 LDMOS功放的DPD算法更注重低成本、低复杂度和稳定性，适用于对线性度要求相对宽松的场景。
所以这类集成DPD模块的transceiver你可以针对不同工艺的功放，灵活的选择DPD校准算法。
6、利用transceiver的驻波检测功能测试天线口的驻波，我们需要在PA输出端插入一个耦合器（用来检测PA输出功率，也就是前向信号A），并且在PA输出的环形器3端口输出插入另一个耦合器（用来检测天线口反射回来的信号B），这两个功率再输入到一个二选一开关进行切换（切换控制信号来自transceiver）后输出给transceiver的反馈端口，如下所示：
transceiver根据接收到的前向和反射功率计算出VSWR的值。
通过相应的API我们可以读出transceiver计算得到的VSWR和RL的值，如下图所示：
更多关于VSWR的知识请看射频基础知识---VSWR、Return Loss和Mismatch Loss概念回顾。
7、在零中频（zero-IF）发射机架构中，模拟混频器用于生成中频（IF）/ 射频频率信号。该模拟混频器通过将复数基带信号与LO的正交分量进行混频实现功能。通常，LO正交分量之间存在增益或相位失配，这会导致在LO频率附近产生不需要的发射信号镜像，会恶化系统的EVM指标。
此外，发射机（TX）模拟链路中的残余直流偏移（DC Offset）也会导致载波频率上传输杂散信号，这种杂散信号被称为TX输出端的LO泄漏。由于这些是空中不需要的信号，因此需要通过校正正交误差失配和LO泄漏来抑制它们。
现在主流的transceiver内部都集成了估计器和校正硬件，可自主估计并补偿发射机的正交失配和LO泄漏。
通常，这些失配会随信号类型、温度和时间变化等多种因素而改变。所以transceiver同时支持连续正交失配补偿（QMC）和LO泄漏跟踪模式，可在系统中设备正常工作期间估计并补偿正交失配和LO泄漏。
该算法需要通过射频采样反馈通道接收机监控TX通道输出。如果反馈通道接收机是射频采样的，就不会存在LO或正交失配分量，从而无需分离TX和FB的失配。
8、在收发器系统中，发射信号经过发射链路传输，而反馈信号则通过反馈链路返回。由于发射链路和反馈链路的物理路径、器件特性等不同，反馈信号相对于发射信号会存在一定的延时。QMC和DPD校正的前提是获取准确的校正参数，而这些参数的估算基于发射信号和反馈信号。发射信号可看作理想的源信号，反馈信号包含着发射链路的失真信息。失真模型要求参考信号和失真信号在时间样点上一一对应，只有考虑了时延，将两者在时间上对齐，才能基于正确的信号关系估算出准确的校正参数，从而有效补偿正交调制器或功放的不理想特性。
所以我们在进行QMC和DPD校准前，需要通过transceiver的API命令手动校准整个发射和反馈环路的时延。
第一步需要确保外界硬件是满足发射和反馈链路形成了一个闭环，同时需要打开下行和反馈的相应控制开关，确保多音训练序列信号能从transceiver TX端口发出并且还回到transceiver的反馈端口接收到。
下面便是TI AFE77XX系列transceiver下行时延校准的一个值，其中红色部分为QMC的时延，蓝色部分为DPD环路时延，并且如果校准是有效的，校准标志位会有指示（黑色部分和紫色部分，validity=0x1，当然如果校准失败的话，则validity=0）
9、如果接收通道使用RF sampling的架构，也就是输入是实数然后经过复数混频器，输出变成了IQ，并且I和Q的幅度都是原来的一半，所以会存在小6db（10*log(1/4)）的情况，也就是链路的满量程（Fullscale）变成-6dbfs。
希望以上知识在对你使用transceiver时有所帮助。
往期高分文章回顾，总有一篇能帮助到你：
射频相关知识：
射频基础知识---VSWR、Return Loss和Mismatch Loss概念回顾
收发信机相关知识：
ADC/DAC相关知识：
一文讲透什么是ADC/DAC中的DDC、DUC、采样率以及数据率等概念
功放PA相关知识：
射频基础知识---浅谈为什么Doherty结构能提高PA的效率
"5G时代的功率放大器革新：揭秘氮化镓GAN如何引领高效通信"
串行通信相关知识：
时钟系统相关知识：
基站相关知识：
数字信号处理相关知识：
链路预算相关知识
通信相关知识
通信人物传记---菲利普・史密斯：从业余无线电操作员到史密斯圆图的创造者
天线相关知识
案例分析
信号完整性相关知识：
卫星通信相关知识：
魔乐社区（Modelers.cn) 是一个中立、公益的人工智能社区，提供人工智能工具、模型、数据的托管、展示与应用协同服务，为人工智能开发及爱好者搭建开放的学习交流平台。社区通过理事会方式运作，由全产业链共同建设、共同运营、共同享有，推动国产AI生态繁荣发展。
更多推荐
10
0- 0
已为社区贡献1条内容
所有评论(0)