linux之PCIE 的控制器硬件结构与dbi

RK3588 PCIe子系统如下图所示。总共拥有5个PCIe控制器。PCIe30X4(4L)支持RC和EP模式，其他4个仅支持RC模式。ITS port 1连接PCIe30X4(4L)和PCIe30X2(2L)控制器，PCIe30X4(4L)和PCIe30X2(2L)控制器使用PCIe3.0 PIPE PHY。

z20230508

1273人浏览 · 2025-10-20 14:47:14

z20230508 · 2025-10-20 14:47:14 发布

一、背景

在分析pcie 的ep 端驱动时，发现操作配置空间的寄存器，需要以dbi 或者dbi2 基地址进行操作。那么下面就介绍一下dbi (data bus interface) 硬件的作用和pcie空间的硬件组成部分。

二、以RK3588的PCIE的控制器举例介绍

RK3588 PCIe子系统如下图所示。总共拥有5个PCIe控制器。PCIe30X4(4L)支持RC和EP模式，其他4个仅支持RC模式。

ITS port 1连接PCIe30X4(4L)和PCIe30X2(2L)控制器，PCIe30X4(4L)和PCIe30X2(2L)控制器使用PCIe3.0 PIPE PHY。ITS port 0连接PCIe30X1_0(1L0)、PCIe30X1_1(1L1)和PCIe30X1_2(1L2)控制器，PCIe30X1_0(1L0)和PCIe30X1_1(1L1)控制器可复用PCIe3.0 PIPE PHY和Combo PIPE PHY，PCIe30X1_2(1L2)只能使用Combo PIPE PHY。

RK3588 PCIe控制器兼容PCIe1.1、2.1、3.0协议，支持的特性如下：

兼容PCIe 3.0规范
共有5个PCIe控制器
1. PCIe Gen3x4控制器，支持RC和EP模式
  - MPS为256字节
  - 16 ATU inbound regions, 16 ATU outbound regions
  - 最大为Gen3x4 link
  - 具有硬件流控功能的2通道DMA，包含2通道读和写
  - 当使用Gen3 PHY时，使用独立扩频时钟（SRIS）的分离参考时钟
2. PCIe Gen3x2控制器，支持RC模式
  - MPS为256字节
  - 16 ATU inbound regions, 16 ATU outbound regions
  - 最大为Gen3x2 link
  - 当使用Gen3 PHY时，使用独立扩频时钟（SRIS）的分离参考时钟
3. 3xPCIe Gen3x1控制器，支持RC模式
  - MPS为256字节
  - 8 ATU inbound regions, 8 ATU outbound regions
  - 当连接到Gen3 PHY时，最大为Gen3x1 link，当连接到Combo PIPE PHY时，最大为Gen2x1 link
  - 当使用Gen3 PHY时，使用独立扩频时钟（SRIS）的分离参考时钟
下面的特性是可选的：
1. Alternative Routing-ID Interpretation (ARI)
2. 应用可选的Address Translation Services (ATS)
3. TLP Prefix
4. Dynamic Power Allocation (DPA)
5. 低功耗L1 Substates (L1SS)
6. Resizable BAR（RBAR）支持扩展的RBAR和VF Resizable BAR
7. 独立扩频时钟（SRIS）的分离参考时钟
8. PCI Express Active State Power Management (ASPM)
9. PCI Express 高级错误报告（AER）支持多个头部日志记录
支持Latency Tolerance Reporting (LTR)
支持Optimized Buffer Flush and Fill (OBFF)
内部数据通路（PIPE）时钟频率可为62.5 MHz, 125 MHz, 250MHz
高级电源和时钟管理
拥有地址转换单元
具有MSI-X功能
Automatic Lane Reversal
Up-configure Support
RAS DES (Debug, Error Injection, and Statistics)
支持生成和校验ECRC
支持通过Configuration Intercept Controller修改配置写请求
Store-and-forward Queue Modes for Rx TLPs
对于Posted, Non-posted, and Completion传输支持配置过滤规则
Configurable BAR Filtering, I/O Filtering, Configuration Filtering and Completion Lookup/Timeout
Three Application Transmit Clients
MSI中断支持Per-Vector Masking (PVM), Extended message data
MSI-X支持Per-Vector Masking (PVM)

2.1 pcie 控制器

RK3588 PCIe控制器的示意图如下图所示。由RAW core和一些应用逻辑组成（Client和CLK/RST）。RAW core实现了PCIe协议和一些特定功能，包含多种AXI接口，RADM/XADM/CDM/eDMA/PMC/CXPL。

PCIE控制器中出现了DBI（DATA BUS INTERFACE）。

下面介绍其中的模块。

2.1.1 DBI

DBI 是什么？

DBI（data bus interface）:是synopsys定义的访问PCIe寄存器的接口，PCIe协议规定了两种配置空间：PCI Configuration Space和 PCIe Extend configuration Space。而往往IP的生成商，会加入一个属于自己的配置空间，synopsys添加的配置空间为：Port logic Synosys Register。

位置：挂在 RC/EP 本地总线（AXI/APB 等）与 PCIe Core 之间。
访问方式：CPU 把 DBI 窗口映射为自己的 MMIO 区域，直接 load/store；控制器内部再把 DBI 请求翻译成对相应寄存器的读写。

典型场景：

– 芯片上电后，BootROM 通过 DBI 给 RC/EP 设置根端口配置、Bar 地址、Link Control 等；
– 驱动或固件在调试/热插拔时，用 DBI 快速查看或修改 EP 的 PCIe Capability；
– 无需经过真正的 CFG TLP，速度快、延迟低。

一句话总结：DBI 就是 PCIe 控制器留给本地 CPU 的“后门”，用来直接配置/调试 PCIe 寄存器。让本地 CPU/固件直接读写 PCIe 标准配置空间和扩展寄存器，而不必真正发出 PCIe 事务。

DSP（Down Stream Port）和USP（Upper Stream Port）;
CDM（Configuration-Dependent Module）：含标准的 PCIe 配置空间及 PCIe Controller 指定的寄存器空间（端口逻辑寄存器）;
LBC（Local Bus Controller）：EP 的 LBC module 给对端 USP 或本地 CPU 提供一种通过 DBI 访问 CDM 内部寄存器及 ELBI 外部应用寄存器的机制;