物联网的设计挑战：从系统技术到超低功耗电路

1. 引言

尽管摩尔定律在过去几十年中一直推动着微型化、功耗降低和成本节约，但新的物联网应用对物联网传感器节点终端的成本和电池尺寸提出了前所未有的挑战。这些终端将 invisibly 地集成到我们的智能建筑中，用于监控和调节照明、门禁、基于位置的服务等。在个人医疗保健方面，可穿戴传感器节点需要轻便且柔韧，并由小型印刷电池供电。对于这两种应用而言，除了标准化、维护等方面的诸多实际挑战外，功耗仍然是实现无处不在的物联网这一愿景的根本瓶颈。

2. 转变经济与社会

从社会角度来看，我们正经历着人类历史上规模最大、速度最快的变革时期。亚太地区部分区域的城市化进程以前所未有的速度推进，全球城市人口预计到2050年将翻一番。这给水资源、能源、清洁空气等本已紧张的资源带来了巨大压力，同时在物流、交通和可持续性方面，对广阔城市区域的管理也变得极为复杂。

从历史上看，公共交通和道路、医院、水、能源等资产的运营一直效率低下。例如，伦敦每天通过破裂和漏水的管道损失近25%的淡水，相当于每天损失200万人的用水量。

在制造业，大规模定制正在发生，商品被个性化定制以满足个人需求。物流公司以前所未有的精细程度，在正确的时间和地点宣传并递送商品。“爱彼迎”和“优步”等企业依托商品与服务的共享创造、生产、分销和消费，催生了“共享经济”，消费者正从商品的所有者转变为使用者。我们的办公空间也日益灵活，能够以可预测的能源消耗，保障信息与通信技术、清洁或设施等方面的可靠服务水平。

这些大趋势总结于[1]中，由埃森哲在2015年世界经济论坛上提出。在过去的一个世纪中，我们已经从高效的制造业转向以服务为中心的经济。目前，我们正在进入“基于成果的经济”时代，企业销售的是可衡量的成果，例如波音飞机的“飞行小时数”、飞利浦照明系统的“按照勒克斯付费”等。在下一波发展中，“自主拉动”经济将通过实时需求感知技术以及先进的信息物理交互实现，机器与人类相互作用并协作，从而广泛地变革经济和社会。

这些深刻的变革依赖于收集海量数据的能力，并由超互联世界中的数十亿个传感器实现。这正是我们所熟知的物联网。在本文中，我们将聚焦于物联网的端点，更具体地说，是这些端点在我们的智能环境中实现隐形嵌入所需的超低功耗连接。

3. 物联网系统与电路设计挑战

由于本文聚焦于物联网终端节点，从系统层面理解这些节点所面临的广泛而多样的挑战是十分必要的。本节从通用物联网网络出发，分析了设计物联网终端节点时需要关注的重要参数/方面。

3.1 功耗与性能

平台的规模由终端节点的数量决定。因此，每个节点的性能、寿命、维护和成本对于保持系统高效运行至关重要。对于无线通信而言，最重要的性能指标是链路预算余量，它由发射功率和接收机灵敏度决定。需要尽量降低节点的功耗以延长电池寿命，从而减少更换电池的频率，而更换电池属于维护的一部分。通过高度集成可以降低成本，包括功能上的集成：无线电模块、存储器和传感器；以及片外元件和硅片面积的集成。这种高度集成还能实现小型外形尺寸，这对于可穿戴设备尤其重要。

3.2 标准兼容性

除了物理要求外，作为稀缺资源的频谱增加了另一维度的要求。2.4GHz ISM频段充斥着多种无线网络变体、蓝牙和ZigBee。而subGHz频段正在出现LoRa、SigFox和窄带物联网（NB‐IoT）等新标准，如图3所示。所有这些标准需要共存并需要协调，以保证服务质量。从硬件角度而言，这种情况要求多标准无线电模块IC在有限的面积或物料清单开销内实现。这需要重新采用类似于早期“软件定义无线电”的方法，通过单一射频架构支持多种标准。这些新的可重构架构必须能够兑现相较于单标准解决方案极低的成本和功耗开销的承诺。

3.3 安全考虑

最后但同样重要的是，安全与隐私被认为是物联网的最薄弱环节。由于端点通常以成本和电池寿命为优化目标，安全性往往成为事后考虑，最近的安全攻击事件如[2]所示，表明IP摄像头及其他物联网端点正被恶意利用，从而在互联网上造成中断和拥塞。传统的安全启动、加密等机制通常并不适用于资源受限的端点。因此，亟需为端点开发创新的低成本低功耗机制以实现轻量级安全。除了对密钥和加密算法进行优化外，还可以采用新的机制。例如，安全的传感器位置或人与设备之间安全确定的接近性，可作为物联网端点的附加认证因素。如今，这一特性已成为NFC解决方案的关键差异化优势，其中物理距离限制提供了某种程度的安全与隐私保障。若基于安全传播参数，这些理念还可扩展至基于射频的距离估计。进一步的分析已超出本文范围。

3.4 短距离无线电设计考虑因素与挑战

最终，系统规格和要求将转化为电路设计规格。本文重点关注面向室内智能建筑系统和可穿戴设备的2.4GHz短距离无线电。对于此类应用，功耗和外形尺寸是需要优化的关键参数，目标是延长电池寿命，并实现无缝集成和隐形佩戴。电路实现和智能电源管理是实现功耗优化的两个方面。为了减小外形尺寸，有必要对射频匹配网络、天线开关以及所有可能的滤波器进行更高程度的集成，同时不能降低性能。因此，必须特别关注发射机效率、接收机噪声系数和线性度。下文将介绍一个2.4GHz无线电模块，展示如何从电路层面满足上述要求，实现超低功耗、小型外形尺寸和最先进的性能。

4. 案例研究：一款面向电池寿命优化的超低功耗多标准（蓝牙低功耗/IEEE802.15.4）物联网收发器SoC

作为案例研究提出的2.4GHz无线电SoC符合多种短距离标准，包括蓝牙低功耗4.0/4.2/5.0PHY、802.15.4和4Mbps专有模式。实测的蓝牙低功耗4.0接收机灵敏度为−93分贝毫瓦，最大输出功率为1分贝毫瓦。在1V电源下，该无线电在主动接收模式下消耗5.6mW，在发射模式下（输出功率为0分贝毫瓦）消耗8.4 mW。电路级睡眠模式下的功耗为1V时1.5uW。

为了最大限度延长电池寿命，定义了一种双相供电方案，如图4所示。在第一阶段，终端节点通过低压差（LDO）稳压器由电池供电，相比开关稳压器，LDO可提供更稳定的电源。LDO上的压降为200mV，因此当电池电压降至1.2V时，1V终端节点将停止工作。然而，对于低成本碱性电池而言，从1.2V到0.8V的使用寿命占长达总寿命的60%[3]。为了充分利用额外的60%时间，提出了第二阶段。在第二阶段，终端节点直接连接到电池，节省了200mV的压降，从而延长了电池寿命。

在第一阶段，通过关闭LDO，无线电模块的睡眠模式功耗可达到纳瓦级。而在第二阶段，由于LDO被旁路，睡眠模式功耗主要由电路级泄漏决定。为了最小化平均功耗，需要尽量降低无线电模块的睡眠模式功耗。

框图)

图5显示了所提出的SoC的框图，包括模拟前端、完整的数字基带、微控制器核心和SRAM。由于集成了片上匹配网络和天线开关，仅需一个外部元件（即晶体振荡器XO），即可保证小型外形尺寸和低成本。模拟前端采用滑动中频接收机和两点极化发射机架构，二者均具有高能效特性。接收端得益于本振规划：第一级射频混频器使用1.92吉赫兹（4/5本振），第二混频器使用480兆赫兹IQ信号。发射端通过去除传统的IQ上变频器并采用高效率D类功率放大器，实现了高能效。全数字锁相环（ADPLL）同时支持发射端和接收端，工作频率范围为1.9吉赫兹至2.4吉赫兹。基于LC谐振槽的数控振荡器（DCO）中的电感在2.4吉赫兹时具有最高品质因数Q，以提高发射端效率。此外，通过系统级优化，充分利用物联网应用的占空比循环特性，进一步实现节能。

4.1 系统级优化

即使采用最先进的毫瓦级无线电[5]–[10]，硬币大小的150毫安时电池也只能维持数百小时。得益于占空比循环特性，大多数物联网终端节点的睡眠时间远长于主动收发时间，从而实现了微瓦级平均功耗。图6展示了典型物联网节点的工作模式：主动收发模式和睡眠模式。对于越来越多的应用，例如智能建筑、工业监测等，睡眠模式的功耗主导了总平均功耗，因此成为主要的优化工作重点。

4.2 休眠模式功耗优化

睡眠模式下运行的电路模块包括系统时钟、电源状态机和保持内存，用于跟踪下一个事件的时间、开关电路以及在无线电模块唤醒时保留必要信息。因此，功耗优化基于这三个方面。首先，对于系统时钟，重用晶体振荡器是一种无需额外设计的选择，但会带来较高的功耗。在所提出的工作中，XO消耗180微瓦，导致平均功耗接近200微瓦，这更适合可穿戴节点或带有可充电电池的数据流设备，如图7(a)所示。另一种方案是采用200纳瓦RC振荡器（RCO）作为系统时钟，并实现深度睡眠模式。从深度睡眠唤醒时，需要先开启XO，系统进入睡眠模式。一旦XO稳定，系统便进入激活模式，如图7(b)所示。

在占空比循环系统中，时序开销会转化为功耗开销，因此对RCO精度和校准时间提出了要求。以500微秒/5秒为例，占空比并考虑到32千赫RCO，0.01%的精度会引入一个数据包时间的误差，意味着有功功耗将翻倍。进一步降低精度会导致更大的功耗开销。因此，在本研究中，RCO的目标精度设定为0.01%，并通过使用32兆赫晶体振荡器时钟进行校准来实现。采用基于计数器的校准方案，通过在一定范围的RCO时钟周期内计数晶体振荡器时钟的数量来实现校准。校准后的RCO精度与计时时长成正比。另一方面，计数器的尺寸与电路尺寸和功耗成正比。为在功耗、尺寸和目标精度之间取得折衷，采用了12位计数器。

为了缩短校准时间，采用了广泛的数字和快速校准方案以降低功耗开销。每个数据包之前安排了总计 < 100μs的校准时间，包括例如DCO阵列、DCO摆幅、PA 2nd谐波校准以及ADPLL锁定时间。

4.3 电源状态机

电源状态机是常开模块的主要部分，实现在数字常开模块中，用于控制射频进入不同的功耗模式。表1定义了五种主要电源状态。在深度睡眠模式下，RCO和常开模块处于开启状态。在睡眠模式下，系统时钟从RCO切换到XO，微控制器单元开始运行。在待机模式下，DCO被开启，全数字锁相环开始锁定。最后，在发射模式下，功率放大器被打开并开始发射；而在接收模式下，接收链路被开启以接收数据包。

深度睡眠模式功耗为1.5微瓦，其中包括RCO的160纳瓦、常开逻辑的200纳瓦以及1.3微瓦的漏电功耗。漏电功耗主要来自DPLL、功率放大器（PA）和数字控制振荡器（DCO）。因此，在PA和DCO中采用高阈值电压器件以最小化漏电流。在数字部分，广泛实施了分布式电源门控，以避免上电时出现大的电流过冲，以及断电时未知状态反馈至DBB模块。当LDO被旁路的第二阶段，1.5微瓦的深度睡眠功耗有助于将平均功耗降至微瓦级。此外，由于系统级芯片直接连接电池，可一直持续工作直至电池电压降至0.8伏特。通过这两个因素，延长了电池寿命。

4.4 接收机设计

接收链路（图8）包括一个带有片上匹配网络的低噪声放大器（LNA）、射频混频器、正交中频混频器、可编程增益低通滤波器（LPF）、9位逐次逼近型模数转换器（ADC）以及数字基带（DBB）。该低通滤波器的截止频率可在500千赫兹至2兆赫兹范围内编程，从而实现对多种标准的兼容性，即蓝牙4.0/4.2、蓝牙5.0、802.15.4以及4Mbps专有模式。

灵敏度是接收器的关键参数，主要受噪声系数和直流偏移的影响，其中后者较为隐蔽。滑动中频结构由于将总增益分布在四个阶段，缓解了直流偏移问题。直流偏移分为静态和动态两种。采用基于逐次逼近算法的上电直流偏移校准技术，以消除由器件失配和工艺引起的偏移电压，如图9(a)所示。接收链路为交流耦合，因此主要的静态直流偏移来自低通滤波器输入对，随后被低通滤波器链路放大。在无输入信号且模拟前端关闭的情况下，直流偏移被放大后由数字基带在ADC输出端读取。通过向低通滤波器最后一级的输入注入电流，根据ADC输出结果来抵消直流偏移。

然而，静态校准会留下由设计中I-DAC分辨率决定的10mV直流偏移残余。另一方面，动态由本振耦合在中频混频器中引入的直流偏移、1/f噪声及其他因素仍然显著，并可能降低灵敏度。信号链中添加了高通滤波器以消除这两者。该1/H滤波器的截止频率在信号损耗与群延迟之间进行权衡。8微秒的前导时间限制了截止频率的低端，而直流去除则在高端设定了频率边界。为解决此问题，采用了如图9(b)所示的换档式1/H滤波器。截止频率从1兆赫兹逐步降低至80千赫兹，从前导部分过渡到数据包部分，从而实现高效的直流偏移消除。图9(a)的更多实现细节可参见[11]。

4.5 发射机设计

全数字极性发射机可向空中发送最大1分贝毫瓦的两点调制信号。采用数字斜坡上升电路以避免功率放大器牵引。带有多组校准环路的数字锁相环（DPLL）[11]为发射端和接收端提供高效能本振信号。总校准时间（包括锁定时间）为< 100微秒，满足应用中蓝牙低功耗往返时间150微秒的要求。

4.6 测量结果

该SoC采用40纳米CMOS工艺制造，芯片照片如图10所示。

)

图11（a）显示了动态电流特性：1.5微安深度睡眠模式（不含微控制器单元和随机存取存储器）、180微安睡眠模式以及900微安全数字锁相环锁定模式。图11（b）显示了占空比工作的发射端电流特性：在180微安睡眠模式和10毫安发射模式之间交替，从而在1伏电源下实现206微瓦的平均功耗。

接收端（RX）的误包率（PER）性能如图12所示，输入信号电平在40个蓝牙低功耗信道范围内从0分贝毫瓦扫描至−95分贝毫瓦。整个蓝牙低功耗频段的RX灵敏度达到−93分贝毫瓦，且在整个RX输入动态范围内误包率接近0%。测量在1V供电下进行。发射端测量显示，带内杂散发射在最大1分贝毫瓦输出功率下远低于−30分贝毫瓦。进一步的合规性测试表明，所提出的系统级芯片完全符合蓝牙低功耗4.0标准，包括抗干扰测试、载波频率漂移、调制特性等。

图13显示了在0.9V至1.2V供电电压范围内、无LDO时的SoC性能。接收端灵敏度在0.92V至1.2V之间为−89dBm∼−94dBm，在达到最低0.9伏时为−75dBm；发射端输出功率在0.9V至1.2V之间从−0.6分贝毫瓦变化到2.5分贝毫瓦，频移键控误差< 6%。该系统级芯片还在电池供电下进行了测试，可持续工作至0.9V。

其他模式下的灵敏度也进行了评估，结果分别为：−94dBm（802.15.4模式）、−92dBm（蓝牙5.0物理层）和−85dBm（4Mbps专有模式）。在发射端，测得802.15.4模式的频移键控误差为5%，蓝牙5.0 PHY为6%，4Mbps模式的误差矢量幅度为2%，如图14所示。

图15展示了采用所提出的无线电模块的传感器节点在0.34%占空比下的功耗分解。即使蓝牙低功耗是目前可用的最低功耗无线电之一，其无线电功耗仍明显占主导地位。对于其他无线标准，例如用于长距离室外传感器网络的情况，无线电峰值功率对电池寿命的影响更为显著。可以推断，当占空比低于0.34%时，漏电流功耗在总功耗中的占比将逐渐增大，这证明了睡眠模式功耗优化的重要性。

所提出的无线电性能在表2中与最先进的传感器节点候选方案进行了总结和比较。在标称条件下，所提出的多标准无线电提供了最高的输出功率、最低的有功功耗、相当的灵敏度水平以及优化的系统架构。此外，通过所提出的两相上电方案（图4），所提出无线电的电池寿命可延长高达60%。

性能指标	所提方案	Nordic nRF52832	Dialog DA14580	TI CC2650
工艺	40nm CMOS	40nm CMOS	65nm CMOS	40nm CMOS
接收灵敏度 (BLE)	-93 dBm	-93 dBm	-92 dBm	-97 dBm
TX功率 (max)	+1 dBm	+4 dBm	+3.5 dBm	+5 dBm
RX电流	5.6 mA @1V	4.9 mA @1.8V	5.2 mA @1.8V	5.9 mA @3.3V
TX电流	8.4 mA @0dBm	5.5 mA @0dBm	6.0 mA @0dBm	9.2 mA @0dBm
深度睡眠功耗	1.5 μW @1V	500 nW	600 nW	1.2 μW
多标准支持	BLE / 802.15.4 / Proprietary	BLE only	BLE only	BLE / 802.15.4

表2 与最先进的结果的比较

5. 结论

本文阐述了物联网终端节点的关键规格，包括功耗和外形尺寸。以2.4GHz无线电模块作为案例研究，展示了实现低功耗和小面积的电路/系统设计流程及考虑因素。通过系统规划、优化的电源方案以及睡眠模式和激活模式下的功耗优化，将功耗降至最低。高度集成的射频匹配网络和天线开关使得小型外形尺寸成为可能。在保持低功耗和小尺寸的同时，该无线电模块还表现出最先进的性能。接收器在蓝牙低功耗4.0模式下灵敏度达到−93分贝毫瓦，发射器最大可提供1dBm输出。该系统级芯片在最低0.9V电压供电下仍能正常工作。其对BLE4.0/4.2/5.0PH和802.15.4的兼容性还支持短距离近场服务和安全性。