risc-v标签_魔乐社区

risc-v

沁恒触摸蓝牙模块方案测试体验（CH582）

沁恒触摸蓝牙方案体验。

BLE_Baby
2022-10-25 14:53:11

 5464

 3

#c语言 #单片机 #嵌入式硬件 +2
通过RISC-V发挥FPGA的架构灵活性并简化设计流程

微处理器传统上一直主导着计算领域，在需求更多算力的推动下，硅基器件在密度方面不断得到提升。按照摩尔定律，每隔两年，晶体管密度就会翻番，这无疑是技术创新的金矿。在这场“淘金热”中，考虑到定制硅涉及的专业知识和费用，几家大型半导体公司已在市场上斩获了稳固地位。现在，随着对计算密集型器件需求的不断增长，ASIC、FPGA 和嵌入式处理器等都被要求执行更复杂的任务。而进入的壁垒一直高得令人望而兴叹。在整个


2022-04-27 16:38:39

 1863

#fpga开发 #risc-v
LC3、MIPS32、RISC-V指令集架构整理

计算机体系结构课程作业

 l1095682161
2023-03-26 21:40:49

 5320

 5

#架构 #职场和发展 #risc-v +1
GEM5的RISC-V架构实践-编译

下载gem5 代码。

sucool_lb
2024-12-09 12:17:24

 676

 3

#risc-v
RISC-V架构与蜂鸟E200

本文用于记录与学习，参考1.《手把手教你设计CPU.RISC-V处理器》（胡振波）2. b站up主“芯来科技”相关教程3. b站up主“Rong晔”相关教程如有侵权，联系删除。

豌豆爱好者
2023-07-28 17:43:57

 1606

#架构 #risc-v
同一水平的 RISC-V 架构的 MCU，和 ARM 架构的 MCU 相比，运行速度如何？

ARM与RISC-V架构MCU性能对比分析显示：在32nm工艺下，Cortex-M33（4.02 CoreMark/MHz）与RISC-V（3.81 CoreMark/MHz）整数运算性能相近。ARM在浮点运算和代码密度上具有优势，而RISC-V精简指令集可实现更高主频（+5%-10%），在特定算法中性能可超ARM5%-8%。两者CPI分别为1.6-1.8和1.7-1.9，性能趋同。ARM生态成熟

 淘晶驰AK
2025-07-02 10:08:40

 1053

 4

#risc-v #架构 #单片机
Rocky Linux 10正式引入RISC-V架构支持

Rocky Linux是一款社区企业级操作系统，旨在与美国顶级企业系统实现100%的二进制兼容…Rocky Linux 10将正式支持RISC-V架构，为用户和开发者拓展兼容性。标准EL10内核可为VisionFive 2和QEMU平台提供开箱即用的功能。P550及类似硬件通过供应商内核获得支持，但存在部分功能限制。此外，包括RVA23在内的新硬件目标和扩展功能，可通过AltArch特别兴趣小组激

 心雨楼
2025-05-24 00:11:14

 468

 9

#linux #risc-v #运维 +2
聊一聊：ARM与RISC-V架构

ARM与RISC-V架构

 weixin_58602623
2025-03-17 09:55:35

 2192

 18

#arm开发 #risc-v #单片机
RISC-V压缩指令扩展测试

RISC-V定义了压缩指令扩展（compressed instruction-set extension ），命名为“C”扩展。压缩指令使用16位宽指令替换32位宽指令，从而减少代码量。这个C扩展可运用在RV32、RV64和RV128指令集上，通常使用“RVC”来表示支持该扩展指令集。一个程序通常有50%的指令可以使用RVC指令替代，可以减少25%~30%的代码量。

qq_16106195
2024-05-24 11:14:29

 3319

 18

#risc-v #性能优化
ARM架构和RISC-V架构的异同

ARM架构（Advanced RISC Machine）：ARM架构广泛应用于移动设备和嵌入式系统，它是一种精简指令集计算机（RISC）架构。ARM架构具有更广泛的市场应用和更多的供应商支持，其生态系统非常成熟。ARM架构有多个版本，如ARMv7和ARMv8，支持不同的指令集和硬件特性。RISC-V架构：RISC-V架构是一种开源指令集架构，它的设计简洁、可扩展且高度灵活。RISC-V架构具有良好

 老白同学
2023-06-25 10:57:48

 2722

#架构 #risc-v #linux +1
Tessent 重新配置mbist pattern spec中的测试时钟频率

DFT设计，mbist电路

 myx_mike
2024-04-08 19:43:21

 1345

 4

#fpga开发 #基带工程 #云计算 +2
学习riscv-vector加速器（1）：搭建pulp-platform/ara的测试环境

搭建pulp-platform/ara测试环境ara是一个比较完整的开源riscv-vector加速器，也是目前为止我所见到的最认真、更新最积极的riscv-vector加速器项目。不过pulp项目组比较高冷，其入门帮助写的比较简略，我在配置这个项目时踩了不少坑，故记录分享一下经验。我的系统：deepin 20.4（和ubuntu一样，属于Debian发行版）clone项目：git clone h

_hellc
2022-03-08 15:48:23

 3671

 6

#risc-v #fpga开发 #硬件工程
RISC-V指令集架构------RV32I基础整数指令集

本文详细的介绍了RISC-V基本整数指令集中的所有寄存器和指令，特别是RV32I。

努力学习的小英
2023-03-22 20:17:05

 9653

 21

#risc-v
玄铁VirtualZone：基于RISC-V架构的安全扩展

关键词：平头哥玄铁、RISC-V处理器、RISC-V指令集，玄铁CPU，IoT芯片，TEE导语随着互联网和物联网的快速发展，全球联网设备数量高速增长，“万物互联”成为全球网络未来发展的重要方向。但移动平台业务繁荣的同时也催生了多样化的安全问题，目前应用普遍存在被破解、数据被窃取篡改等安全风险，对金融数据安全、个人隐私数据保护、业务数据完整性等造成极大的威胁。为了解决智能设备、物联网设备所面临的安全

 Roy_Wu314
2021-08-31 09:23:01

 2051

#嵌入式 #risc-v
RISC-V 指令架构 -- 模式切换

[一分钟系列] RISC-V 指令架构 -- 特权模式本文介绍了RISC-V的特权模式，并提供了模式切换的参考代码。

技术妙趣屋
2023-03-01 21:18:20

 3375

 5

#risc-v #c++#c语言
RISC-V架构单周期CPU设计

本文章旨在设计一个32位的单周期CPU，使用RISC-V架构，并且通过编写verilog语言，最终在FPGA上面实现CPU的完整功能。

ccxzx
2024-05-30 17:25:49

 5870

 51

#fpga开发 #risc-v
Si24R03—低功耗 SOC 芯片（集成RISC-V内核+2.4GHz无线收发器）

高的数据速率可以在更短的时间完成同样的数据收发，因此可以具有更低的功耗。MCU模块具有低功耗、Low Pin Count、宽电压工作范围，集成了13/14/15/16位精度的ADC、LVD、UART、SPI、I2C、TIMER、WUP、IWDG、RTC等丰富的外设。在待机模式下，时钟保持工作，电流为15uA，并且可以在最长130us时间内开始数据的收发。Si24R03是一款高度集成的低功耗SOC芯

 Zhao13682455391
2024-03-01 15:46:09

 871

 7

#risc-v
基于RISC-V+DSP指令芯片，DSC28034PNT开发板开发实例

DSC28034PNT 集成了一个高性能的32位DSP内核，以及丰富的外设接口，如模拟输入输出、通信接口（UART、SPI、I2C等）、定时器等，使其适用于各种工业控制、汽车电子、通信设备和消费类电子产品等领域。

迪普微社区
2024-03-08 15:00:00

 647

#单片机 #物联网 #stm32 +3
RISC-V生态突破：国产AI芯片的指令集扩展与架构创新

国产芯片厂商正通过指令集创新突破"摩尔定律失效"的困局。随着RVV2.0、Hypervisor扩展等标准落地，RISC-V有望在2025年前实现AI训练场景的全栈支持，重构全球AI芯片产业格局。注：本文涉及的技术细节参考RVV1.0规范、平头哥T-Head技术白皮书及MLCommons测试数据，实验数据均基于公开基准测试环境。markdown这篇博客通过具体的技术实现细节、性能数据对比和架构创新点

 尘烬海
2025-05-29 14:37:23

 1732

 22

#risc-v #人工智能 #架构 +2
CH9143 BLE/UART/USB 三通芯片。

BLE/UART/USB 三通芯片.基于USB和BLE虚拟化串口技术，实现蓝牙、USB和串口之间数据互传，无需二次开发，即连即用。

danny-13510599050
2024-08-06 10:14:07

 408

 2

#c语言 #risc-v #单片机 +2
很快，RISC-V芯片将无处不在

3月2日，由阿里巴巴平头哥举办的首届玄铁RISC-V生态大会在上海举行。英特尔、谷歌、Canonical、Imagination、海尔、支付宝、网易有道、创维酷开等全球数百家企业及机构代表齐聚一堂，成为中国RISC-V发展史上规模最大的一次会议。中国工程院院士倪光南、RISC-V之父&图灵奖得主David Patterson（大卫·帕特森）等为大会致辞。倪光南表示，今天RISC-V是中国C

嵌入式Linux,
2023-03-03 08:30:01

 511

#risc-v #人工智能
乐鑫打造全球首款 PSA Certified Level 2 RISC-V 芯片

乐鑫荣幸宣布 ESP32-C6 于 2025 年 2 月 20 日获得 PSA Certified Level 2 认证。这一重要突破使 ESP32-C6 成为全球首款基于 RISC-V 架构获此认证的芯片，体现了乐鑫致力于为全球客户提供安全可靠、性能卓越的物联网解决方案的坚定承诺。

乐鑫科技 Espressif
2025-03-06 17:02:25

 1614

 16

#risc-v
如何提升通信芯片一次性投片成功率

芯片一次性投片成功”通常是指在芯片制造过程中，首次投片就达到了预期的性能指标，没有出现严重的问题或缺陷，无需进行重大的修改或重新投片。功能正确性：芯片在首次投片后，其功能和性能符合预期的设计要求，能够正常工作并满足相关的性能指标。良率高：在投片后，制造出的芯片中合格品的比例较高，即良率较高。这表示制造过程中没有出现大量的废品或次品。无需重大修改：一次性投片成功的芯片在设计和制造上无需进行重大的修改

 瑶光守护者
2024-05-06 10:15:39

 1288

 21

#算法 #学习 #risc-v
从芯片到云全链路高效设计一文了解YoC基础软件平台

关键词：IoT,YoC、AliOS、集成开发环境、YoC基础软件平台、组件积木化，RISC-V OS， RISC-V操作系统，YoC基础软件平台，软件站,嵌入式操作系统一基础介绍YoC(YunonChip)基础软件平台，以AliOSThings为基础，为芯片开发者提供统一的底层抽象CSI接口，同时也为业务开发者提供包括蓝牙、WiFi、语音和视觉等多领域的物联网IoT终端设备解决方案。其提供了端云一

 Roy_Wu314
2021-08-31 09:21:43

 696

#嵌入式 #risc-v
CSM32RV20 是 32位低功耗MCU芯片 RISC-V RV32IMAC 内核

CSM32RV20 是基于RISC-V RV32IMAC 内核（2.6 CoreMark/MHz）的32位低功耗MCU芯片，最高主频32MHz，最大支持 40KB 嵌入式FlASH、4KB SRAM和512B NVM，集成ADC和UART、I2C、SPI等通用外设接口。内置 1 个快速的高精度 13/14/15/16bit ADC，集成 1.2V 高精度基准。内置 2 个 TIMER，每个 TIM

13631676419侯
2022-12-20 14:59:58

 712

#单片机 #risc-v #嵌入式硬件
vscode+kgdb+qemu调试linux内核（riscv 备忘笔记）

vscode+kgdb+qemu调试linux内核（riscv 备忘笔记）

七月星辰八月雪
2022-11-14 14:34:23

 2013

 2

#linux #vscode #risc-v
RISC-V MCU+智慧型人机交互球型机器人

竞赛做的东西，应主办方开源了，都在压缩包里，文章里就放了PID的代码和结构图。沁恒的CH32V307还是蛮不错的芯片，强推。

hhysmqyj
2022-07-13 15:53:28

 633

 3

#嵌入式硬件 #risc-v #mcu +1
RISC-V能让国产芯片实现突围么？

对中国汽车产业而言，RISC-V 不仅是 "成本优化工具"，更是 "供应链安全与技术自主" 的战略选择 —— 通过开源架构打破 ARM 授权依赖，实现 "芯片 - 软件 - 整车" 全产业链自主可控。英伟达布局：2024 年已交付超过 10 亿颗 RISC-V 处理器用于自动驾驶领域，更在 2025 年峰会宣布推进 CUDA 向 RISC-V 移植，该过程需依赖支持 RVA23 标准的服务器级硬件

 智能交通技术
2025-09-21 10:19:44

 953

#risc-v
乐鑫推出的第三颗RISC-V物联网芯片ESP32-H2，融合蓝牙与Thread技术！

乐鑫科技推出的ESP32-H2物联网芯片采用RISC-V架构，集成IEEE802.15.4和蓝牙5.3双无线技术，支持Matter协议互联标准。该芯片具备96MHz主频、丰富外设接口和安全机制，适用于智能家居、工业自动化和可穿戴设备等领域。搭配成熟的ESP-IDF开发框架和云方案支持，ESP32-H2为物联网设备提供高效、低功耗的解决方案，助力构建互联互通的智能生态系统。

飞睿科技
2025-10-30 10:16:21

 1191

 17

#risc-v #物联网
SiFive RISC-V芯片调试技巧：操作指南（JTAG+OpenOCD）

深入解析SiFive RISC-V芯片的调试流程，聚焦JTAG接口与OpenOCD工具的协同使用，帮助开发者高效定位问题，提升risc-v平台开发效率，掌握关键调试技巧。

我有特别的生活方法
2025-12-29 13:13:34

 534

 4

#risc-v
【RISC-V】RISC-V Toolchain 安裝方法 ubuntu24.04 (實測成功)

在 Ubuntu 系統下，請安裝以下套件，官方目前沒有特別聲明支援到ubuntu哪一個版本。

matthew8749
2025-08-15 22:08:53

 907

 19

#risc-v
沁恒 RISC-V 蓝牙芯片 Flash 分区管理及操作

沁恒 RISC-V 蓝牙芯片 Flash 的分区以及读写操作。

矜辰所致
2025-11-10 08:39:13

 1714

 29

#risc-v
RISC-V IDE MRS2进阶分享（四）：CH32H417双核芯片项目开发

本文详细介绍了使用MRS2 IDE开发沁恒CH32H417双核芯片的完整流程。主要内容包括：1）双核工程创建方法，通过向导配置V3F和V5F两个内核工程；2）双核编译过程，V5F工程自动合并生成最终二进制文件；3）下载配置与操作，使用合并文件进行烧录；4）双核调试技巧，支持同时或单独调试两个内核，包括唤醒机制和断点设置。

MounRiver_Studio
2026-01-30 14:36:50

 2222

 7

#risc-v #ide
沁恒微 RISC-V 芯片开发工具 MounRiver Studio 使用

MounRiver Studio 开发环境的使用简介...... 矜辰所致

 矜辰所致
2025-10-03 17:51:33

 8211

 33

#risc-v #开发工具
国产RISC-V车规芯片当前现状分析——从市场与技术角度出发

国科安芯：其推出的AS32A601芯片，基于自研E7内核，支持32位RISC-V指令集，工作频率高达180MHz，具备512KiB内部SRAM、512KiBD-Flash和2MiBP-Flash，集成多种外设接口（如6路SPI、4路CAN、4路USART等），满足汽车车身控制系统、电机驱动系统等应用场景需求，已通过AEC-Q100Grade1认证，达到汽车级可靠性标准。通过先进封装技术，实现芯片与

 国科安芯
2025-03-27 16:16:19

 1603

 12

#risc-v #汽车 #嵌入式硬件 +3
芯片国产化浪潮：RISC-V 架构对开发者意味着什么？

2011 年，RISC-V ISA 规范首次发布，并在瑞士 ST 微电子公司的捐赠下实现了 RISC-V 芯片，展示了其实用性。2022 年，Intel 宣布加入 RISC-V 阵营并成为高级会员，同年世界各国宣布大力支持 RISC-V 处理器发展，其生态不断完善，应用领域持续拓展。RISC-V 作为开源指令集架构，以其开源、灵活、可定制的特性，打破传统架构束缚，为芯片国产化提供新路径。在此背景下

 路漫漫864
2025-07-30 00:55:24

 5996

 10

#risc-v #架构
CSM32RV20：RISC-V核的低功耗MCU芯片，常用在智能门锁上

晶振引脚在未设置为模拟功能时，外部晶振被关闭且输入输出引脚用作标准I/O。内置1个快速的高精度13/14/15/16bit ADC，集成1.2V高精度基准；内置RISC-V RV32IMAC内核（2.6CoreMark/MHz）；内置40kB的嵌入式FLASH，512B的NVM，至少能擦写10000次；内置2个TIMER，每个TIMER支持4路互补PWM输出；内置8B的ALWAYS寄存器，能在掉电

 WINTEC亿胜盈科sophie
2024-11-12 16:15:35

 992

 5

#单片机 #risc-v #嵌入式硬件
电子价签ESL蓝牙芯片OM6626/OM6628支持超低功耗应用性能对标NORDIC

*电子价签ESL蓝牙芯片OM6626/OM6628支持超低功耗应用性能对标NORDIC。

Kandiy18025398187
2023-12-19 11:22:48

 1339

 13

#物联网 #阿里云 #代理模式 +4
探索Vortex开源GPGPU：RISC-V SIMT架构

本文介绍了开源RISV-SIMT GPGPU项目Vortex的架构设计。Vortex采用SystemVerilog语言开发，支持多核非阻塞缓存架构，包含6级流水线的RISC-V内核，支持32/64位可配置。重点介绍了其SIMT微架构实现、定制指令集（wspawn、tmc等）以及对OpenCL/CUDA的支持，包括线程调度和内核执行，文章为后续深入硬件设计分析奠定了基础，涉及从核心到SOC的多级缓存

 weixin_55313207
2025-12-24 12:12:38

 1584

 23

#github #硬件架构 #risc-v
一颗打破常规RISC-V芯片

错误执行指令的结果数据实际上会被标记为“毒药”，任何使用该数据的指令都将被重新执行。因此，Cuzco 在整个缓存层级结构中享有 64B/周期的负载带宽，当然，如果来自不同核心的访问与同一切片发生冲突，则 L3 带宽可能会降低。与假设的“贪婪”设置相比，在这种设置下，核心能够在考虑执行资源限制的情况下创建完美的调度，而限制 TRM 搜索窗口会导致性能降低几个百分点。Condor 的幻灯片显示，BTB

Hack电子
2025-09-03 13:30:18

 274

#risc-v
RISCV实战：实现基于Verilator模拟蜂鸟E203的加法器和卷积神经网络仿真

Verilator 是一个开源的、高性能的Verilog/SystemVerilog 仿真器。它把你的 Verilog 硬件描述代码，“翻译”成高度优化的C++ 或 SystemC 代码。然后，你使用 C++ 编译器（如 GCC/Clang）把这些代码编译成可以在电脑 CPU 上直接运行的二进制程序。简单来说，Verilator负责把对应的硬件电路转译成C\C++ 程序，这样就可以方便的在电脑上模

 @ ?@
2025-12-20 21:51:38

 1266

 22

#cnn #人工智能 #神经网络 +2
RISC-V原厂的共同难题：如何让工程师在2周内上手你的芯片？

RSIC-V如何和MCU共用一套配置工具

 ylwang42
2026-02-02 09:41:19

 1040

 27

#risc-v
WCH RISC-V系列芯片使用cJson注意事项

由于cJSON使用了sscanf和sprintf等函数，并默认支持浮点数，无法更改，所以在Mounriver工程的配置中必须使能浮点库，不然cJSON添加number类型值时会返回失败：

偶可不乖呢
2022-09-04 22:09:58

 591

 3

#risc-v
MilkV Duo使用TPU推理pytorch模型

MilkV Duo部署TPU的pytorch推理模型

 先輩好きッス！
2023-07-01 14:20:11

 2791

 1

#pytorch #人工智能 #python +2
【RISC-V】riscv-gnu-toolchain工具链配置中，出现“riscv64-unknown-linux-gnu-gcc：没有那个文件或目录”问题

却出现“没有那个文件或目录”的问题，始终找不到riscv64-unknown-linux-gnu-gcc文件。在编译 RISC-V 的交叉工具链过程中，按照如下过程，参考[1]经排查发现，环境变量设置问题，参考[2]重新编译可得到，表示工具链编译安装正常。

Mortal136
2024-05-31 14:04:39

 1192

 3

#linux #gnu #risc-v